ㆍ경력 : 경력 5년 이상 ㆍ기타 필수 사항 - ASIC Design flow에 대한 이해가 있고, ASIC 양산 경험자 - SOC/IP RTL desing 가능자 - SOC and IP verification 가능자 - FPGA verification 가능자 - Embedded MCU IC 설계 유경험자 - C/C++/assembly 등을 이용한 low-level programming 경험자 - Verilog, SystemVerilog, System C 지식 - Industry standard interface 지식
우대사항
우대사항 ㆍSynthesis, static timing analysis, DFT 가능자 ㆍMultiple power domain에서 power management 경험자 ㆍMixed signal design 경험자 ㆍscripting language 지식(Perl, Python, TCL, etc) ㆍDynamic control 지식