- CMOS 공정을 활용한 고성능 PLL(Phase Locked Loop) 설계 - All Digital PLL, Sub-sampling PLL 회로 설계 - PLL Architecture 설계 및 검증 - 팀 협업을 통한 신규 제품 개발
자격사항
- 학력: 전자, 전파 공학 등 관련 학과 학사 이상 - 경력: 경력 무관
우대사항
- 반도체 회로설계 관련 전공 석사 및 박사 졸업자 또는 경력자 - 반도체 칩 설계, 레이아웃, MPW 제작, 측정 유경험자 - Cadence Matlab 등 설계 검증 tool 능통자
근무환경
고용형태 : 병역특례
급여조건 : 면접시 협의
근무지역 : 서울(영등포구)
채용직급 : 무관
전형절차
서류전형
면접
제출서류
- 이력서 및 자기소개서 (이력서 상에 희망 연봉 기재) - 최종학교 졸업(학위)증명서, 성적증명서 - 경력증명서(해당자에 한함) - 자격증, 어학증명서 증빙 서류 등
기타사항
시스템반도체 팹리스 기업인 그릿씨아이씨는 최첨단 UWB Radar 센서 기술을 선도하고 있습니다. 지속 가능한 열정과 의식적인 노력을 통해 그릿씨아이씨의 구성원들이 성장하고, 이를 통해 고객이 만족할 수 있는 제품을 제공하는 것을 목표로 2017년 창업하였습니다. 최근 사업 확장에 따라 CMOS 공정을 기반으로 한 고성능 PLL 회로 설계 경험이 있는 엔지니어를 찾고 있습니다.
복리후생
연금.보험
국민연금
고용보험
산재보험
휴무.휴가
주5일근무
연차
월차
보상제도
인센티브제
장기근속자 포상
스톡옵션
퇴직금
건강관리 지원
건강검진
본인/가족 의료비 지원
생활편의 지원
차량유류보조금
중식제공
석식제공
경조사 지원
각종 경조금
경조 휴가제
기타복지 혜택
4대 보험, 연차, 중식 및 간식 지원, 장기 근속자 포상, 자기 개발비(60만/1년), 건강 검진비(40만/1년), 국내외 학회 및 세미나 지원 등