** Chip Top 설계 인원 ㆍTOP/Block/IP lever integration 및 합성 ㆍRTL design / verification / synthesis / STA / Lint / chip test / sign-off
** CPU subsystem 설계 인원 ㆍCPU subsystem integration / verification / synthesis ㆍBus(NoC/AXI/AMBA) architecture design & implement ㆍRTL design / verification / synthesis / STA / Lint / chip test / sign-off
자격사항
학력 : 석사 이상 기술요건 : RTL 설계, 합성/검증
우대사항
** Chip Top 설계 인원 ㆍ합성 기반으로 ASIC 전반적인 플로우에 능숙한 자 ㆍHigh Speed Interface IP 사용한 양산 유경험자(PCle/DDR/USB 등) ㆍFull chip lever 합성 및 STA 능숙한 자
** CPU subsystem 설계 인원 ㆍ합성 기반으로 ASIC 전반적인 플로우에 능숙한 자 ㆍNoC 및 bus architecture design 유경험자 ㆍCPU subsystem level PPA/Hardning 유경험자 ㆍ스크립트를 이용한 RTL 설계 및 검증 자동화 툴 개발 유경험자