바로가기 메뉴
본문 바로가기
주메뉴 바로가기
과학기술정보통신부

RND JOB 이공계인력중개센터

ebook

전체메뉴

SoC Design Verification/반도체 설계 및 검증 인력채용

지원자격

경력
무관
학력
대학교 졸업 이상

근무조건

고용형태
정규직
급여조건
면접후 협의
지역
경기(성남시 분당구)
직급
무관

모집분야 및 인원

  • 연구개발 > 전자/반도체 > ASIC, LD, 반도체
  • 3명 모집

접수기간 및 방법

접수기간
  • 시작일2024.06.12
  • 마감일2024.08.11
접수방법
이메일
지원양식
자유 이력서
metaencoreE.png

주식회사 메타앙코르

  • 기업부설연구소
산업(업종)
전자/전기/반도체
사원수
21명
설립년도
2022년
기업형태
 
홈페이지
http://www.meta-encore.com
기업인증
  
  • 기업정보 보기

담당업무

  • * Develop and execute test suites (UVM, C, SystemVerilog, or other languages as needed) to execute the verification strategy.

    * Design test methodologies applicable to a variety of SoC designs.

    * Conduct initial debugging of test failures to identify design errors.

    * Collaborate closely with the design team to resolve identified errors efficiently.

    * Gain a deep understanding of SoC designs at an architectural level to develop effective verification strategies.

    * Develop a comprehensive test plan that considers design feature priority, potential customer impact, and coverage metrics generation.

    * Engage with the design team to ensure verification closure.

    * Lead the execution of test suites and analyze results, including RTL debugging of test failures.

자격사항

  • * Solid understanding of SoC architecture or a strong desire to learn.

    * Standard verification tools and methodologies (such as UVM, Verdi/DVE, SystemVerilog, Makefiles, and scripting languages).

    * Knowledge of Verilog/System Verilog, digital simulation, and debugging with various verification tools.

    * Thorough understanding of high-level verification flow methodology, including test plan generation, test generation, failure analysis, and code coverage.

    * Conscientious and thorough approach to Design Verification with a keen attention to detail.

    * Ability to assess a design`s verification posture effectively, identify remaining state space to be covered, and implement efficient methods for verification closure.

    * Experience in Mega IP Verification (LPDDR/DDR, HBM, PCIe, USB, MIPI, etc) is advantageous.

    * Experience with Static Verification tools is advantageous. (Lint, Formal, CDC, RDC, etc)

우대사항

  • * Ph.D. or Master’s degree in Electrical Engineering, Computer Architecture, or Computer Science preferred.

    * Proficiency in Python or similar scripting languages, or experience in <x-<x-<x-<x-<x-<x-<x-object-Oriented Programming is a plus.

    * Experience with Git, Jenkins, or JIRA is a plus.

근무환경

  • 고용형태 : 정규직
  • 급여조건 : 면접후 협의
  • 근무지역 : 경기(성남시 분당구)
  • 채용직급 : 무관

전형절차

  • 서류전형
  • HR 및 부서장 면접
  • 대표이사 면접

제출서류

  • 1. 국문이력서

    2. 자기소개서

    3. 경력의 경우 경력 포트폴리오

기타사항

  • AI(Artificial Intelligence)와 IoT(Internet of Things) 등 주문형 chip(ASIC, application-specific integrated circuit)에 대한 시장의 요구는 늘어나고 있고, 실제로 많은 chip들이 설계되고 있으나, 실질적인 삶의 변화로까지 이어지지는 경우는 드뭅니다.
    많은 ASIC 설계들이 기능적으로 오류가 있거나, 계획하였던 성능 조건을 만족시키지 못하기 때문입니다. 좋은 반도체를 만들어서 우리의 삶을 좀 더 윤택하게 하려면, 규모가 커지고 복잡해진 설계를 다룰 수 있는 고도화된 기능 및 성능 검증을 제공하기 위한 서비스가 필요합니다. 메타앙코르는 그러한 서비스를 제공함으로써 사람을 이롭게 하는 반도체가 많아지는 것을 목표로 하는 회사입니다.

    Join our dynamic Veri-Fun team as a Verification Engineer, where you`ll play a vital role in defining, implementing, and executing our verification strategy. Your responsibilities will also include analyzing verification results to ensure silicon functionality.

복리후생

연금.보험

국민연금

고용보험

산재보험

건강보험

휴무.휴가

주5일근무

연차

보상제도

인센티브제

장기근속자 포상

퇴직금

건강관리 지원

건강검진

생활편의 지원

중식제공

석식제공

경조사 지원

각종 경조금

경조 휴가제

기타복지 혜택
유연근무제/워케이션 제도 운영/차량이용시 주차비 지원/매년 입사기념일 Refresh 휴가 5일/반려동물 돌봄휴가